

THIN FILM MULTILAYER CIRCUIT BOARD AND MANUFACTURE THEREOF

Publication number: JP8130353

Publication date: 1996-05-21

Inventor: TENMYO HIROYUKI; SHIGI HIDETAKA; YAMAZAKI TETSUYA

Applicant: HITACHI LTD

Classification:

- International: G02B6/122; G02B6/13; H01L27/15; H05K1/03; H05K3/46; G02B6/122;
G02B6/13; H01L27/15; H05K1/03; H05K3/46; (IPC1-7): H05K1/03;
G02B6/122; G02B6/13; H01L27/15; H05K3/46

- European:


Application number: JP19940266542 19941031

Priority number(s): JP19940266542 19941031

Report a data error here

Abstract of JP8130353

PURPOSE: To increase selection of material by a method wherein an optical waveguide, consisting of a core having optical signal passing function and a clad having the function of confining the optical signal, is provided between the adjacent guides. **CONSTITUTION:** The thin film wiring board is composed of an optical waveguide 12 and a guide 11, which can be used as a wiring, provided on a board 1 consisting of ceramic (alumina). The guide 11 is formed on the clean board 1 by growing a power-feeding film 16 which is formed when electric plating is performed. More precisely, a Cr 17 film and a Cu 18 film are formed. Subsequently, clad material (lower layer clad 2), having an optical signal confining function, is applied. Then, this material, which becomes a core 3 and having the function of passing an optical signal, is applied. The upper part of the material is scraped by polishing. An upper layer clad is applied thereon, and an optical waveguide and a wiring (using a guide 11 pattern) are formed. As a result, the optical waveguide and the wiring can be formed easily on the same surface.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-130353

(43) 公開日 平成8年(1996)5月21日

(51) Int.Cl.⁶

H 0 5 K 1/03
G 0 2 B 6/13
6/122

識別記号

6 3 0 D 7511-4E

庁内整理番号

F I

技術表示箇所

G 0 2 B 6/ 12

M

A

審査請求 未請求 請求項の数 6 O L (全 12 頁) 最終頁に続く

(21) 出願番号

特願平8-266542

(22) 出願日

平成6年(1994)10月31日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 天明 浩之

神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内

(72) 発明者 志儀 英孝

神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内

(72) 発明者 山崎 哲也

神奈川県横浜市戸塚区吉田町292番地株式
会社日立製作所生産技術研究所内

(74) 代理人

弁理士 小川 勝男


(54) 【発明の名称】 薄膜多層回路基板およびその製造方法

(57) 【要約】

【構成】 基板の上に光導波路のガイドをめっき、スパッタ、ホトリソ工程等の周知の技術で設置する。次に、クラッドの材料をスピン塗布し硬化させ、その上にコア材料をスピン塗布し硬化させる。この表面を研磨し、コアを分離させる。最後にクラッド材料をスピン塗布することにより光導波路を形成する。

【効果】 光導波路を敷設した薄膜基板を簡易な方法で実施することが出来る。

図 4



【特許請求の範囲】

【請求項1】電気回路を有する基板上に光を透過させる能力のない材料から成る光導波路の逆パターンを持つガイドを設置し、隣接する前記ガイドの間に光信号を通す役割を持つコアと光信号を閉じ込める役割を持つクラッドからなる光導波路が敷設されることを特徴とする薄膜多層回路基板。

【請求項2】請求項1において、前記ガイドを金属材料で構成し、その一部又は全部、及び前記ガイドと同時に作成したガイド以外のパターンを電気信号を伝送するための電源線、信号線、グラウンドとして使用する薄膜多層回路基板。

【請求項3】基板上のガイドの設置方法として、めっき、スパッタ、ホトリソ工程などの周知の技術を用いて作成し、更にクラッドの材料を設置し、続いてコアの材料を設置した後、過剰なコア及びクラッド材料を除去することにより光導波路を分離し、その上にクラッド材料を塗布する工程により薄膜基板を製造する方法。

【請求項4】基板上に光導波路の逆パターンを形成した後、前記基板の全面にクラッドの材料を設置し、前記光導波路の逆パターンが表われるまで過剰なクラッド材料を垂直方向に一樣に除去し、前記光導波路を設置しようとするパターン部分をエッチングし、コア材料を設置した後、過剰なコア及びクラッド材料を除去し、コアを分離し、最後にクラッド材料を塗布することを特徴とする光導波路を敷設した薄膜基板の製造方法。

【請求項5】請求項3または請求項4において、前記クラッド材料、コア材料として、含フッ素ポリイミド等の樹脂を用いる光導波路の形成方法。

【請求項6】請求項3または請求項4において、過剰なコア及びクラッド材料の除去方式として、テープ研磨、ポリッシング、研削等の機械加工を用いる薄膜多層基板の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は薄膜多層基板およびその製造方法に関する。

【0002】

【従来の技術】光導波路と、光導波路、フィルタ、発光素子、受光素子などを同一基板上で形成した光集積回路は、光情報処理用の光回路の実現手段として期待されている。しかし、これらの技術は研究開発段階であり、実用に供するまでには様々な障害がある。

【0003】一例として、従来の光導波路の製造方法を図1および図2に示す。この方法は、“高分子 第49巻 4月号p271”に述べられている方法である。まず、図1に日本電信電話(株)より提案されたプロセスを記す。

【0004】(a) 基板1上に下層クラッド2となる層および、コア3となる材料をスピコーティング法により

所定の膜厚に塗布する。

【0005】(b) コア層加工のために、(a)で塗布したコアとなる材料上にシリコン系ホトレジスト4を塗布し、ホトリソグラフィによりレジストのパターンを形成する。

【0006】(c) このレジストは、高い酸素耐性を持つため、レジストパターンをマスクとして酸素を反応性ガスとした反応性イオンエッチングによりコアをエッチングできる。

【0007】(d) 得られたコアパターン上に下層クラッド2と同じ材料である上層クラッド5を塗布する。

【0008】しかし、同文献中でも述べられているように一般家庭等を対象とした光加入者系が実用化されるためには、光部品のより一層の経済化、小形化、高信頼化が望まれる。また、計算機の回路系として用いた場合には、ダウンサイジングや価格低減の傾向が進むなかでより一層なコストの低減が必要とされている。

【0009】前記文献“高分子 第49巻 4月号p271”では、低コスト化の工程例として、ドルトムント大学の作成法が記されている。その方法は、成形が可能であるポリマーの特徴を活かして量産化を図ろうとしている試みである。その工程を図2に示す。まずガラス6上にレジスト7を塗布し、X線リソグラフィを用いて深い溝を持つレジスト7の原版を作成し、つぎにニッケルのような金属8をこの上にめっきする。この原版を用いて成形により下層クラッド2となるポリマを流し込み溝を作成する。結合用ファイバを溝に置いた後、溝にコア3となる材料を流し込み、熱あるいは光により硬化する。最終的に上層クラッド5を付着し完成する。この方法で、ドイツのマイクロパーツ社は、プロトタイプの1×4等のY分岐整合器を作成した。

【0010】しかし、上記の方法では、光導波路のピッチが小さくなると離型が困難になることが予想される。また光導波路間の分離は、コア/クラッド間の全反射に頼っているだけで光学的に完全に分離されておらず微細化に限界が生ずる。また、金属成形した型の寿命もあり、工程を大幅に短縮する可能性は、特に密度が高い配線に関しては少ないと考えられる。

【0011】また、CVD(chemical vapor deposition)とRIE(reactive ion etching)を用いてレンズ等の加工を行った方法がV. A. Bhagavatulaらによって報告されている技術文献(V. A. Bhagavatula, B. Boller, R. J. Hagerty “Compact Planar Optical Device(CPODs) by CVD Technology, IEEE, pp1007-11(1994))がある。

【0012】この方法によるとCVDやRIEといった材料依存性が大きいプロセスを用いているため新材料が開発された場合の対応が困難であると考えられる。また、これらは装置が高価であり、またコストもかかるといった欠点がある。

【0013】別の方法として、感光性ポリイミドをパタ

10

20

30

40

50

ーンニグすることにより光導波路を形成する方法が All yson J. Beuhler、David A. Wargowski によって報告されている (Fabrication of Low Loss Polyimide Optical Waveguides Using Thin-Film Multichip Module Process Technology、IEEE、pp618-620(1994))。

【0014】この方法によると光導波路形成後にクラッド材料を塗布することになる。この際、後に述べるように塗布したクラッド表面に凹凸が生じる。そのため表面を配線等に利用する場合は、平坦化のための工程が必要である。また、光導波路の材料として感光性ポリイミドを用いているため、材料の選択枝が狭まるといった欠点がある。

【0015】

【発明が解決しようとする課題】本発明では、図1において工程を複雑にしている(c)の反応性イオンエッチングの工程を導入せず、また図2に示すような離型を使用する方法によらない簡略な方法を提供するものである。また、本発明によるプロセスは、塗布工程と研磨工程から構成されているため、材料の選択枝を広くしている。

【0016】

【課題を解決するための手段】従来の薄膜多層回路基板の製造では、基板1上に形成した配線9上に絶縁層10を塗布すると図3の形状となり、上層を形成する上で困難であるとされている。従来、発明者等が、特願平4-8207号明細書に記述したように凹凸基板上にワニス塗布することで絶縁層を形成する方法において、硬化の工程を溶剤雰囲気中で行うことにより平坦化を促進させるを試みたり、特願平5-207436号明細書に記述したように配線の近傍にダミー配線を設置し配線密度の密度差むらによる凹凸を低減させるといった様々な方法で解決しようとしてきた課題である。一方、発明者等以外にも特開平5-52285号公報のように平坦化しようとする回路基板上に樹脂を塗布する。一方で、平坦な型に付着力の弱い薄膜を形成し、前記樹脂を塗布した回路基板上に前記薄膜付きの平坦な型を重ねて加圧しながら硬化させ、硬化後に型と薄膜を除去する方法が提案されている。このようなことは、凹凸がある段差基板に樹脂を塗布するだけでは平坦にならないことを示している。

【0017】本発明では従来は、欠点とされてきた上記*

*の現象を利用し、図4に示すような工程で光導波路を敷設した薄膜回路基板を作成する方法を提供する。

【0018】(a)基板上にガイド11パターンを設置し、続いて光信号を閉じ込める役割を持つクラッド材料(下層クラッド2)を塗布する。

【0019】(b)光信号を通す役割を持つコア3となる材料を塗布する。

【0020】(c)(b)形状の上部を研磨により削る。この上に上層クラッドを塗布することにより光導波路と配線(ガイド11パターンを使用)を形成することが出来る。

【0021】

【作用】本方式によると反応性イオンエッチングを使用せず、また、離型を使用する方法によらない簡略な方法を提供し、かつ同一面上に光導波路と配線を形成することが出来る。

【0022】また、ガイドパターンにより光導波路間の光学干渉を完全に取り除くことが出来るため光導波路の密度を高くする機能がある。

【0023】

【実施例】

(実施例1)以下、本発明による実施例を図を用いて説明する。

【0024】図5に作成した薄膜配線基板の構造と目標仕様を示す。その構造は、セラミクス(アルミナ)から成る基板1の上に、光導波路12(図中、楕円で囲んだ部分;U字溝の部分コア)と配線としても用いることが出来るガイド11から構成される。本実施例で作成したガイドの仕様は、幅13が20μm、高さ14が20μm、ガイド間のピッチ15が20μmとした。

【0025】図6は、ガイドの形成工程のうち、給電膜の形成工程を示す。洗浄した基板1の上に、ガイドを電気めっきで形成する際の給電膜16を形成した。給電膜の形成方法としては、スパッタ、蒸着、無電解めっき等のいずれの方法でもよいが、本発明では、スパッタを用いて、基板1上にCr(膜厚:750Å)17/Cu(膜厚:5000Å)18を成膜した。スパッタ条件を表1に示す。

【0026】

【表1】

表1

使用装置	日電アネルバ製 ILC-3935S	
ガス種	アルゴン	
基板温度	室温または200℃	
成膜条件	Cr	Cu
ガス流量	71SCCM	2258SCCM
ガス圧力	0.2Pa	0.8Pa
出力	2.0KW(RF)	3.0KW(DC)
スパッタ時間	膜厚により決定	

【0027】フィルムレジスト形成後の基板構成を図7に示す。先に形成したCr17/Cu18の上にフィルムレジストを19を形成した。フィルムレジストの膜厚は、25 μ mとした。表2にフィルムレジスト形成条件*

*を示す。

【0028】

【表2】

表2

メーカー/形式	レジストメーカー : 日立化成
	レジスト形式 : PHT-887AF-26
成膜条件	ラミネーターメーカー : T S I S E I
	ラミネーター形式 : FIRST LAMINATOR MODEL 8B-560
	温度 : 100℃
	膜圧力 : 3.0Kg/cm ²
	速度 : 0.5m/分

【0029】フィルムレジストの他に液状レジストを用いることができる液状レジスト形成後の基板構成を図8に示す。先に形成したCr17/Cu18の上に液状レジストLP-10(20)をスピナを用いて塗布し ※

※た。レジスト膜厚は、22 μ mとした。表3に液状レジスト形成条件を示す。

【0030】

【表3】

表3

メーカー/形式	レジストメーカー : ヘキスト
	レジスト形式 : LP-10
成膜条件	スピナメーカー : 東京応化工業
	スピナ形式 : TR25200-CL
	回転速度/時間 : 500rpm/40秒
	1500rpm/2秒
硬化条件	ベーク炉メーカー : 中央理研
	ベーク炉形式 : CS-40
	硬化温度/時間 : 90℃/30分(窒素雰囲気)

【0031】レジストの加工は、配線密度、アスペクト比、ライン&スペースの値により様々な方針を取ることが可能である。以下、本実施例では、レジストの加工は、レーザを用いたが、配線の密度が低く、アスペクト比が小さい場合は、通常の露光現像方法を採用することも出来る。

【0032】レジストをレーザで加工することの利点として、現在市販されているフィルムレジストでは加工困難な幅20 μ m、厚さ20 μ m、配線間ピッチ20 μ mといった微細なパターンを加工出来ることがあげられる。レーザ加工の方法に関しても2通りの方法があり、一方は、絶縁層表面に金属膜をスパッタし、それを加工してマスクとする方法(コンホーマル法)であり、他方は、レーザ源と加工物の間に誘電体マスクを入れる方法(投影法)である。本実施例では、それらの両者について検討を行った。

【0033】この方法は、レジスト表面に金属膜を形成し、その金属膜をパターンニングすることによりマスクとするものである。この場合、レジストの種類は、フィルムレジスト・液状レジストいずれでもよい。コンホーマル法によるマスク形成プロセスを図9、図10に示す。なお、ここでは、図7で形成したフィルムレジスト19を例として説明する。

【0034】(a) レジスト表面に表1に示す成膜条件でCr750A17/Cu3 μ m(21)/Cr(22)500Aをスパッタ成膜した。成膜時の温度は、室温とした。

【0035】(b) レジスト塗布

レジスト23を表4に示す成膜条件で塗布、硬化させた。

【0036】

【表4】

表4

メーカー/形式	レジストメーカー: 東京応化工業
	レジスト形式: OFPR800/50cp
成膜条件	スピナーメーカー: 東京応化工業
	スピナー形式: TR25200-CL
	回転速度/時間: 500rpm/40秒 1500rpm/2秒
硬化条件	ベーク炉メーカー: 中央理研
	ベーク炉形式: CS-40
	硬化温度/時間: 90℃/30分 (窒素雰囲気)

【0037】硬化後の膜厚は、 $2\mu\text{m}$ とした。

【0038】(c) 露光/現像

表5の条件で露光/現像を行った。

【0039】

【表5】

表5

露光装置	大日本科研
メーカー/形式	DSP-301AA
露光条件	$160\text{mJ}/\text{cm}^2$
現像装置	東京応化工業
メーカー/形式	TMD-11100
現像液	NMB-3
現像条件	1分
リンス	純水

20

*

表6

エッチング液組成	KOH	: 10g/l
	KCl	: 100g/l
	$\text{K}_3[\text{Fe}(\text{CN})_6]$: 200g/l
エッチング液温度	40℃	
エッチング時間	5分 (Crが消失後、更に30秒)	
洗浄	流水洗浄5分以上	

【0042】

【表7】

表7

エッチング液組成 (体積比)	リン酸	800
	酢酸	150
	硝酸	30
	水	30
エッチング装置	ヨシタニ	
メーカー/形式	YCE-250W	
エッチング液温度	40℃	
エッチング時間	約3分	
洗浄	純水	

表8

エッチング液組成	KOH	: 30g/l
	KCl	: 100g/l
	$\text{K}_3[\text{Fe}(\text{CN})_6]$: 200g/l
エッチング液温度	40℃	
エッチング時間	5分 (Crが消失後、更に30秒)	
洗浄	流水洗浄5分以上	

【0044】(e) レジスト剥離

40 表9の条件でレジスト剥離を行った。

【0045】

【表9】

【0043】

【表8】

表9

レジスト剥離液	東京応化工業
メーカー/形式	S502A
液温	100℃
剥離時間	10分
リンス	東京応化工業
メーカー/名称	ストリップリンス
洗浄	イソプロピルアルコール
	純水(超音波洗浄)
	純水(流水洗)

*【0046】(f) レーザ加工
表10の条件でレーザ加工を行った。
【0047】
【表10】

*10

表10

レーザ加工装置	ラムダフィジックス	
メーカー/形式	LPX210IGCC	
照射条件	0.25J/cm ²	180ショット(レジスト)
		360ショット(ポリイミド)

【0048】(g) Crエッチング(表6)、Cuエッチング(表7)、Crエッチング(表8)を行い、表面の金属膜を剥離した。

【0049】投影法による形成方法を図10に示す。図7で形成したフィルムレジストを例として説明する。図7で形成したレジストにレーザ光を照射して加工する。この時、図10(a)に示すように、光源から出たレーザ光24の中にパターンを描写した誘電体マスク25を設置し、フィルムレジスト19を加工するものである。なお、図のレジストは、フィルムレジストであるが、本※

※方法を、液状レジストであるLP-10(20)に適用した結果も同様に、図10(b)の様に加工されていた。用いた装置、条件を表10に示す。

20 【0050】コンホーマル法により、(f)のレーザ加工をドライエッチを用いて行った。この場合の工程図は、図9、図10と同じであるため省略する。使用した装置、条件を表11に示す。

【0051】

【表11】

表11

ドライエッチ装置	東京応化工業
メーカー/形式	OPM-SQ1000EW
ガス組成	酸素・CHF ₃ 、(酸素とCHF ₃ の体積比=9:1)
ガス総流量	800SCCM
基板温度	60℃
圧力	0.5Torr
出力	800W
エッチング時間	15分

【0052】ガイドの電気めっきによる形成工程を図11に示す。前項2のガイドの形成1で形成した金属銅18を陰極26とし、対向して陽極27として山本鍍金試験器製：含りん銅板28を設置してガイド11のめっきをテフロン製めっき浴29中で行った。本実施例による★

★めっき液30の組成は、表12とし、めっき条件は、表13とした。

【0053】

【表12】

表12

CuSO ₄ ・H ₂ O	80g/l
H ₂ SO ₄	200g/l
添加剤(キューボード：住友ユージライト製)	10ml/l

【0054】

【表13】

表13

液温	25℃
電圧(DC)	0.3V
電流密度	0.8A/dm ²
めっき時間	配線パターンの面積と、目標とする膜厚により決定

【0055】フィルムレジスト剥離後の基板構成は、表面にガイド11が図12に示すように形成されている。ここで、フィルムレジスト19の剥離は、表14に示す条件で行った。

【0056】

【表14】

表14

レジスト剥離液	3.0wt% NaOH
液温	50℃
剥離時間	100秒
洗浄	純水(超音波洗浄) 純水(流水洗)

【0057】液状レジスト剥離後の基板構成は、表面にガイド11が図12に示すように形成されている。ここで、液状レジスト(LP-10)(20)の剥離は、表15に示す条件で行った。

【0058】

【表15】

表16

エッチング液組成	過硫酸ナトリウム200g/l
	硫酸 1mlg/l
エッチング液温度	室温
エッチング時間	3分(Cuが消失後、更に30秒)
洗浄	流水洗浄5分以上

【0061】そして、下地の(b)Cr(17)のエッチングを行った。Crエッチング条件、液組成を表8に示す。

【0062】実際の光導波路を敷設する場合には、クラッド用の材料およびコア用の材料を使用する必要があるが、その材料は、感光性ポリイミド(日立化成製PHOTO-PIQ1045)を用いた。本実施例では、液状

*

表15

レジスト剥離液	ヘキスト
メーカー/形式	T104
液温	100℃
剥離時間	10分
リンス	ヘキスト
リンス液温	室温
リンス時間	2分
メーカー/名称	T104
洗浄	純水(超音波洗浄5分) 純水(流水洗 5分)

【0059】給電膜のエッチングの時点の基板構成は、図12に示すとおりである。まず、図13(a)に示すようにCu17のエッチングを行った。その条件、液組成を、表16に示す。

【0060】

【表16】

*

ポリイミドを塗布する方法を用いたが、将来の材料開発状況によっては、フィルム状の材料を真空密着させることにより形成することも可能である。液状ポリイミドを塗布する方法を用いた工程を図14(a)に示す。また、塗布材料、塗布条件を表17に示す。

【0063】

【表17】

表17

メーカー/形式	ポリイミドメーカー	日立化成工業
	ポリイミド形式	PHOTO-PIQ1045
成膜条件	スピナーメーカー	東京応化工業
	スピナー形式	TR26200-CL
	回転速度/時間	50rpm/10秒
		300rpm/30秒
		1000rpm/25秒
硬化条件	ベーク炉メーカー	中央理研
	ベーク炉形式	CS-40H
	硬化温度/時間	140℃/30分 (窒素雰囲気)
		200℃/30分 (窒素雰囲気)
		350℃/30分 (窒素雰囲気)

【0064】この表に示す条件を1回行うことで、6 μ m塗布することが出来る。この時、平坦化を促進させない条件（プリベークをメーカー推奨条件より高くする）で樹脂を硬化させるとガイド間のスペース20 μ mの部分では、18 μ m程度の段差が残る。

【0065】実際の光導波路を敷設する場合には、クラッドの形成でも述べたようにクラッド用の材料およびコア用の材料を使用する必要がある。その材料には、高粘*

*度ポリイミド（日立化成製PIQ3250-200）を用いた。本実施例では、液状ポリイミドを塗布する方法を用いたが、将来の材料開発状況によっては、フィルム状の材料を用いることも可能である。液状ポリイミドを塗布する方法を用いた工程を図14（b）に示す。また、塗布材料、塗布条件を表18に示す。

【0066】

【表18】

メーカー/形式	ポリイミドメーカー	日立化成工業
	ポリイミド形式	PIQ3250-200
成膜条件	スピナーメーカー	東京応化工業
	スピナー形式	TR26200-CL
	回転速度/時間	500rpm/30秒
		1000rpm/30秒
		2000rpm/3秒
硬化条件	ベーク炉メーカー	中央理研
	ベーク炉形式	CS-40H
	硬化温度/時間	60℃/30分 (窒素雰囲気)
		140℃/30分
		200℃/30分
		350℃/30分

【0067】この表に示す条件で、15 μ m塗布することが出来る。この時、ガイド間のスペース20 μ mの部分では、3 μ m程度の段差が残る。

【0068】本工程は、図15（a）の形状を研磨によって図15（b）の用に削り込むことにより光導波路を形成するものである。本実施例における研磨は、テープ研磨を採用した。研磨テープ（日本マイクロコーティング（株）製）は、#1000、#2000、#4000を用いた。研磨の条件は、表19のように行った。

【0069】

【表19】

表19

装置メーカー	泉谷機械工業株式会社
研磨装置型式	MLS-315YW
加重	1.00kg
テープ周波数	32Hz
切り込み量	200 μ m
研磨回数	30往復

【0070】テープ研磨以外にポリッシング等の他の研磨法を用いることも出来る。

【0071】現在入手可能な材料として、感光性ポリイミド（日立化成製PHOTO-PIQ1045）を用いた。この場合も同様に、液状ポリイミドを塗布する方法を用いたが、将来の材料開発状況によっては、フィルム

状の材料を用いることも可能である。

【0072】その結果、図15(c)に示すような形状の光導波路を敷設することが可能であることを確認した。

【0073】(実施例2) また、基板1側から光信号が入力されることを考慮して、下層との接続として直径20 μ mの光信号伝達用のスルーホールを形成する工程について検討した。クラッドの形成(実施例1に示す工程)までは、実施例1と同様に形成する。この場合の形状は、図16(a)のようになっている。次に以下に示す工程を導入する。

【0074】光伝送用スルーホールの加工工程は、光信号が基板側から入力される場合に導入される工程である。クラッドの加工は、光導波路の密度、アスペクト比の値により様々な方針を取ることが出来る。その方法は、レジストの加工に示した方法と同様にコンホーマル法によるレーザ加工または、ドライエッチを用いることもできる。しかし、この場合段差が大きいため投影法によるレーザ加工によって穴を開けることが適当と考えた。

【0075】このプロセスを図16に示す。図16

(a)の様に光源から出たレーザ光24の中にパターンを描写した誘電体マスク25を設置し、下層クラッド2を加工するものである。その結果、図16(b)に示すように加工された。用いた装置、照射条件を表10に示す。

【0076】上記工程の導入の結果、形状は、図16

(b)のようになっている。続いてコアの形成以降の工程を進めていくと最終的に図17に示す形状となり、上下層との接続が可能になる。

【0077】

【発明の効果】本発明によれば、光導波路を敷設した薄*

* 膜回路基板を製作することが可能である。

【図面の簡単な説明】

【図1】従来用いられてきた製造工程の断面図。

【図2】従来用いられてきた製造工程の断面図。

【図3】段差基板にワニスを塗布したときの形状の説明図。

【図4】本発明による工程の断面図。

【図5】実施例として作成した光導波路を敷設した薄膜基板の断面図。

10 【図6】給電膜形成後の基板の断面図。

【図7】フィルムレジスト形成後の基板の断面図。

【図8】液状レジスト形成後の基板断面図。

【図9】コンホーマル法によるレジスト加工方法の断面図。

【図10】コンホーマル法によるレジスト加工方法の断面図。

【図11】投影法によるレジスト加工方法の断面図。

【図12】ガイドの電気めっきによる形成工程の断面図。

20 【図13】レジスト剥離後の基板構成の説明図。

【図14】給電膜エッチングの説明図。

【図15】グラッド及びコアの塗布形成の説明図。

【図16】研磨による光導波路の形成と上層グラッド形成の説明図。

【図17】投影法による光伝送用スルーホール形成方法の説明図。

【図18】光導波路を形成した薄膜回路基板の説明図。

【符号の説明】

2…下層クラッド、

3…コア、

11…ガイド。

【図3】

図 3




【図7】

図 7




【図4】

図 4




【図 1】

図 1



【図 2】

図 2




【図 13】

図 13




【図 5】

図 5



【図 6】

図 6




【図 8】

図 8




【図 10】


図 10




【図9】




【図11】




【図15】




【図12】



【図14】




【図18】




【図 16】

図 16



【図 17】

図 17



フロントページの続き

(51) Int. Cl.⁶

H 0 1 L 27/15

H 0 5 K 3/46

識別記号

庁内整理番号

C 8832-4M

E 6921-4E

F I

技術表示箇所